Sommaire

Description

Les systèmes électroniques embarqués et leurs logiciels associés sont omniprésents dans un nombre sans cesse croissant d'applications de la vie courante, industrielles et gouvernementales. La sécurité de ces systèmes est un enjeu sociétal, économique et de souveraineté majeure. Ce besoin se traduit par des activités en recherche et développement de plus en plus importantes par les scientifiques, les industriels et les services gouvernementaux, et ceci particulièrement dans la région rennaise qui héberge de nombreux acteurs du domaine.

D'une manière générale, le séminaire portera sur l'étude, l'analyse et l'évaluation des performances et de sécurité, la validation, et les aspects réglementaires des différents éléments des systèmes électroniques embarqués sécurisés. Tous ces points seront abordés théoriquement et/ou expérimentalement. Parmi les différentes thématiques abordées lors du séminaire on trouve : les briques de base et les composants sur circuits électroniques (FPGA, ASIC, cartes à puce, microcontrôleurs), leurs logiciels embarqués, les primitives cryptographiques, crypto-processeurs, accélérateurs de calculs cryptographiques, stockage sécurisé, liens de communication sur puce sécurisés, etc. On trouve aussi la conception d'architectures sécurisées et la conception conjointe matérielle/logicielle, les performances des implantations, les mécanismes de sécurité (contre-mesures actives et passives, sécurisation des systèmes de test de circuits, sécurisation des mémoires, sécurisation des communications sur puce, etc.), les attaques par canaux cachés/auxiliaires et injection de fautes, les méthodes et d'outils de rétro-conception, et les outils de CAO et formels pour l'électronique (en phase de conception ou en phase de test.

  • Le comité scientifique est en charge de l’organisation et de la programmation du séminaire.
    Il est composé des personnes suivantes :

Chaque séance du séminaire sera composée de deux présentations de 45 minutes suivies, chacune, d’une séance de questions pour un créneau total d’une heure par orateur.
Si le besoin s’en fait sentir, le comité scientifique pourra proposer deux exposés courts de 25 minutes en lieu et place d’une présentation standard.
Étant donné que le séminaire a une vocation pluridisciplinaire, il est souhaitable que l’orateur prenne le temps de motiver la problématique qu’il étudie et l’explique dans le langage le plus clair possible.

Infos pratiques

Prochains exposés

  • ML-Based Hardware Trojan Detection in AI Accelerators via Power Side-Channel Analysis

    • 16 janvier 2026 (11:00 - 12:00)

    • Inria Center of the University of Rennes - Espace de conférences

    Orateur : Yehya NASSER - IMT Atlantique

    Our work discusses the security risks associated with outsourcing AI accelerator design due to the threat of hardware Trojans (HTs), a problem traditional testing methods fail to address. We introduce a novel solution based on Power Side-Channel Analysis (PSCA), where we collect and preprocess power traces by segmenting them and extracting features from both time and frequency domains. This[…]

    • SemSecuElec

    • Side-channel

    • Machine learning

    • Hardware trojan

Voir les exposés passés

S'inscrire à la liste de diffusion

Une liste de diffusion est disponible pour recevoir les annonces du séminaire SemSecuElec

Accéder au formulaire d'inscription à la liste de diffusion

Haut de page