54 résultats

  • ML-Based Hardware Trojan Detection in AI Accelerators via Power Side-Channel Analysis

    • 16 janvier 2026 (11:00 - 12:00)

    • Inria Center of the University of Rennes - Espace de conférences

    Orateur : Yehya NASSER - IMT Atlantique

    Our work discusses the security risks associated with outsourcing AI accelerator design due to the threat of hardware Trojans (HTs), a problem traditional testing methods fail to address. We introduce a novel solution based on Power Side-Channel Analysis (PSCA), where we collect and preprocess power traces by segmenting them and extracting features from both time and frequency domains. This[…]

    • SemSecuElec

    • Side-channel

    • Machine learning

    • Hardware trojan

  • Prise de contrôle d’un infodivertissement automobile à distance

    • 28 novembre 2025 (11:00 - 12:00)

    • Inria Center of the University of Rennes - Espace de conférences

    Orateur : Philippe Trebuchet, Guillaume Bouffard - ANSSI

    Les véhicules connectés intègrent de nombreuses technologies de communications sans-fil à distance, comme celles exploitant les protocoles Bluetooth ou WiFi. Si le gain en confort d’utilisation et d’interaction est notable, la mise à disposition de ce type d’interfaces augmente les risques en matière de cybersécurité. Dans cet article, nous analysons l’implémentation de la pile Bluetooth embarquée[…]

    • SemSecuElec

    • Network

    • Embedded systems

  • Conformité TEMPEST et compromission d’information au travers de l’arbre d’alimentation d’un équipement

    • 28 novembre 2025 (10:00 - 11:00)

    • Inria Center of the University of Rennes - Espace de conférences

    Orateur : Tristan PECHERAU, David HARDY - Thalès

    THALES conçoit des équipements cryptographiques et de radiocommunication tactiques, navales et aéronautiques, embarquant des éléments de chiffrement pour la sécurité des communications. Cette sécurité notamment d’un point de vue des émanations électromagnétiques est normée. Ces normes de sécurité de l’information, sont connues sous le nom de code “TEMPEST”, correspondant aux normes OTAN SDIP-27,[…]

  • Passage à l’échelle des campagnes de simulations d’injections de fautes

    • 24 octobre 2025 (11:00 - 12:00)

    • Inria Center of the University of Rennes - Espace de conférences

    Orateur : Ambre Iooss - Synacktiv

    Les injections de fautes constituent un vecteur d’attaque intéressant pour passer outre certaines protections lors de l’étude d’un système embarqué. Par exemple, corrompre le flot d’exécution d’un chargeur de démarrage peut permettre de passer outre une vérification de signature, et peut rendre possible l’exécution de code non signé. Dans le cas d’une exécution comportant un grand nombre d[…]

    • SemSecuElec

    • Fault injection

  • PhaseSCA: Exploiting Phase-Modulated Emanations in Side Channels

    • 24 octobre 2025 (10:00 - 11:00)

    • Inria Center of the University of Rennes - Espace de conférences

    Orateur : Pierre Ayoub - LAAS-CNRS

    In recent years, the limits of electromagnetic side-channel attacks have been significantly expanded.However, while there is a growing literature on increasing attack distance or performance, the discovery of new phenomenons about compromising electromagnetic emanations remains limited. In this work, we identify a novel form of modulation produced by unintentional electromagnetic emanations: phase[…]

    • Side-channel

  • CHERI standardization and software ecosystem

    • 12 septembre 2025 (11:00 - 12:00)

    • Inria Center of the University of Rennes - Espace de conférences

    Orateur : Carl SHAW - CODASIP

    This talk will describe the current status of the RISC-V International standardization process to add CHERI as an official extension to RISC-V. It will then explore the current state of CHERI-enabled operating systems, toolchains and software tool development, focusing on the CHERI-RISC-V hardware implementations of CHERI. It will then go on to give likely future development roadmaps and how the[…]

    • SoSysec

    • SemSecuElec

    • Compartmentalization

    • Micro-architectural vulnerabilities

Haut de page