Description
Avec des applications telles que les smart phones , compteurs intelligents, capteurs et autres systèmes industriels de type SCADA, le nombre d objets connectés à Internet atteindrait les 20 milliards d ici 2020. Les contraintes de taille, coût et consommation ainsi que les problématiques de sécurité liées au déploiement de ces objets à si grande échelle ont mené à la conception de systèmes de chiffrement efficaces et ayant une faible empreinte matérielle, assurant la confidentialité, l authenticité et l intégrité des données contenues et manipulées par ces objets. Cependant, ces systèmes de chiffrement dits ‘légers’ sont déployés au sein d objets qui sont généralement en milieu hostile, à portée de main de tout type d attaquant et ce sur des durées souvent indéterminées . Ainsi, la vulnérabilité de ces objets face aux attaques physiques est une autre problématique de sécurité aujourd’hui au centre des débats.
Au cours de cette présentation, nous caractériserons les besoins en sécurité des objets connectés et nous étudierons des cas concrets d’attaques physiques que nous avons introduites et menées en laboratoire sur une famille récente de systèmes de chiffrement légers, les LS-Designs, dont la structure permet d’implémenter plus efficacement le masquage. Nous analyserons ensuite une contremesure efficace et adaptée aux besoins de l’Internet des Objets que nous avons proposée pour se prémunir des injections de fautes et que nous avons nommée l’IRC pour “Internal Redundancy Countermeasure”. L’IRC permet de détecter ou corriger spatialement et temporellement les injections de fautes, et se combine efficacement avec le masquage afin de proposer une résistance contre la plupart des attaques physiques. Cependant, le coût de l’IRC dépend principalement du système de chiffrement ciblé, et c’est pourquoi nous avons introduit GARFIELD, un nouveau système de chiffrement que nous avons conçu pour diminuer le surcoût d’une sécurisation par l’IRC. Après avoir présenté les spécifications de GARFIELD, nous conclurons cette présentation par une analyse détaillée de la sécurité et des performances de ce nouveau système de chiffrement. Biographie : Titulaire d’un Master CRYPTIS, parcours Mathématiques, Cryptologie, Codage et Applications, obtenu à la Faculté des Sciences et Techniques de Limoges, Benjamin Lac travaille aujourd’hui au sein du département Systèmes et Architectures Sécurisées (SAS) localisé à Gardanne (13) dans le cadre d’un doctorat Mines Saint-Étienne issu d’une collaboration entre le CEA, la DGA et l’Inria. Son étude porte sur la définition des besoins en matière de sécurité et performances pour la cryptographie légère dans le contexte de l Internet des Objets, l analyse de la résistance de divers systèmes de chiffrement légers face aux attaques physiques et la conception et l analyse de solutions pour se prémunir de ces attaques.
Practical infos
Next sessions
-
Chamois: Formally verified compilation for optimisation and security
Speaker : David MONNIAUX - CNRS - Verimag
Embedded programs (including those on smart cards) are often developed in C and then compiled for the embedded processor. Sometimes they are modified by hand to incorporate countermeasures (fault attacks, etc.), but care must be taken to ensure that this does not disrupt normal program execution and that the countermeasure is actually adequate for blocking the attacks.In the process, it is[…]-
SemSecuElec
-
Fault injection
-
Formal methods
-
-
Security of Smart Dust: Robust Key Derivation for Single-Chip Systems
Speaker : Sara Faour - Inria
The Smart Dust vision seeks to enable large networks of millimeter-scale wireless sensor nodes that tightly integrate sensing, computation, communication, and power management into a single-chip device. Establishing a robust hardware root of trust for such devices remains challenging, particularly in single, low-cost chip manufacturing processes that lack embedded writable Non-Volatile Memory (NVM[…] -
Securing processor's microarchitecture against SCA in a post-quantum cryptography setting
Speaker : Vincent MIGLIORE - LAAS-CNRS
Hardware microarchitecture is a well-known source of side-channel leakages, providing a notable security reduction of standard cryptographic algorithms (e.g. AES) if not properly addressed by software or hardware. In this talk, we present new design approaches to harden processor's microarchitecture against power-based side-channel attacks, relying on configurable and cascadable building blocks[…]-
SemSecuElec
-
Side-channel
-
Micro-architectural vulnerabilities
-
-
Onysis: A secure European SoC FPGA
Speaker : Adrien GRASSEIN - Nanoxplore
Developed in collaboration with the DGA, the Onysis project introduces a European SoC FPGA designed to embed advanced hardware security features. This presentation will provide an overview of the Onysis architecture, focusing specifically on its native mechanisms to protect critical systems. We will detail the implementation of its integrated security subsystem, covering the secure boot sequence[…]-
SemSecuElec
-